1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
|
MODULE ampel1
TITLE 'Ampelsteuerung 1, state diagram'
DEClARATIONS
clk pin 15; " I/O 0, Eingang f�r den Takt
rst pin 16; " I/O 1, Eingang f�r das Reset Signal
ce pin 17; " I/O 2, Eingang f�r das Enable Signal
vg,vy,vr,fg,fr pin 25,26,27,28,29 istype 'reg'; " I/O 8,9,10,11,12
" bus definition, vector, register
ampel = [vg,vy,vr,fg,fr];
EQUATIONS
ampel.clk = clk;
STATE_DIAGRAM ampel;
State 0:
if(!rst & ce) then 17; " Bei Erf�llung der Bedingung erfolgt ein �bergang in State 17
else 0;
State 1:
goto 0; " es erfolgt ein bedingungsloser �bergang in State 0
State 2:
goto 0;
State 3:
goto 0;
State 4:
goto 0;
State 5:
goto 0;
State 6:
if (rst) then 0;
else if (ce) then 13;
else 0;
State 7:
if (rst) then 0;
else if (ce) then 8;
else 7;
State 8:
if (rst) then 0;
else if (ce) then 9;
else 8;
State 9:
if (rst) then 0;
else if (ce) then 6;
else 0;
State 10:
goto 0; " es erfolgt ein bedingungsloser �bergang in State 0
State 11:
goto 0;
State 12:
goto 0;
State 13:
if (rst) then 0;
else if (ce) then 17;
else 0;
State 14:
goto 0;
State 15:
goto 0;
State 16:
goto 0;
State 17:
if (rst) then 0;
else if (ce) then 9;
else 0;
State 18:
goto 0;
State 19:
goto 0;
State 20:
goto 0;
State 21:
goto 0;
State 22:
goto 0;
State 23:
goto 0;
State 24:
goto 0;
State 25:
goto 0;
State 26:
goto 0;
State 27:
goto 0;
State 28:
goto 0;
State 29:
goto 0;
State 30:
goto 0;
State 31:
goto 0;
END
|
